Verilog语法——按位取反“~“和位宽扩展的优先级

本文主要是介绍Verilog语法——按位取反“~“和位宽扩展的优先级，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！

前言

  先说结论，如下图所示，在Verilog中“~ ”按位取反的优先级是最高的，但是在等式计算时，有时候会遇到位宽扩展，此时需要注意的是位宽扩展的优先级高于“~”。

验证

  仿真代码，下面代码验证的是“~”按位取反和符号扩展的优先级。

module tb();reg [7:0] a;reg b;wire [7:0] b1;wire [7:0] b2;wire [7:0] b3;initial begina=0;b=0;repeat(10)begin#10a={$random}%256;b={$random}%2;endendassign b1=a+~b;assign b2=a+~{7'b0,b};assign b3=a+{~b};
endmodule

  仿真结果

  如上所示，b1=a+ ~ b相当于b2=a+ ~ {7’b0,b}$，但是实际应该是按照逻辑b3=a+{~ b}或者是b2=a+{ 7’b0,~ b }逻辑才对。

这篇关于Verilog语法——按位取反“~“和位宽扩展的优先级的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！

---