pcie读写ddr_（WIN）S04-CH03 PCIE 读写BAR和DDR

软件版本：VIVADO2017.4

操作系统：WIN7/WIN10 64bit

硬件平台：XILINX FPGA MK7160FA

米联客(MSXBO)论坛：www.osrc.cn答疑解惑专栏开通，欢迎大家给我提问！！

3.1概述

如果读者对于CH02和CH03还有一些疑惑，那么本节课的内容，可以让你更加简单地弄明白什么是BAR地址空间操作，什么是对开发板DDR内存地址空间操作。如果你掌握了如何通过XDMA读写BAR地址空间和DMA 内存地址空间操作，那么基于XMDA的所有原理性设计都会变的so easy!

3.2 FPGA 代码

FPGA可以用任何一个章节的，这里继续CH01的代码，并且增加了在线逻辑分析仪IP方便观察FPGA的内部信号。具体就不重复了，不清楚的可以看CH01部分教程内容。

3.3 QT程序设计

如果你足够细心，你会发现在CH01里面的BRAM 和DDR我们在前面的课程中没有用到。那么这节课就可以用起来了。测试的原理是分别往BAR地址空间和DDR地址空间写入测试数据，然后读出看看写入的和读出的十分一致。同理，。程序比较简单，读者可以自己阅读QT源码。

读写代码void MainWindow::on_TestDDR_clicked()

{

unsigned char buf1[4096];