本文主要是介绍【INTEL（ALTERA）】为什么 F-Tile DisplayPort FPGA IP 设计示例无法通过高比特率 3 （HBR3） 的 RX 链路调训？，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！
目录
说明
解决方法
说明
由于 Quartus® Prime Pro Edition 软件版本 v23.3 和 v23.4 生成的 F-Tile DisplayPort FPGA IP 设计示例中存在问题，您可能会在 HBR3 上观察到 RX 链路训练失败。
解决方法
要在这些软件版本中变通解决此问题，请使用以下 RxEQ 参数编辑项目 Quartus 设置文件 （.qsf），然后重新编译设计。
set_instance_assignment -name HSSI_PARAMETER “rx_ac_couple_enable=ENABLE” -to fmc_rx_p[3] -entity agi_dp_demo
set_instance_assignment -name HSSI_PARAMETER “rx_ac_couple_enable=ENABLE” -to fmc_rx_n[3] -entity agi_dp_demo
set_instance_assignment -name HSSI_PARAMETER “rx_ac_couple_enable=ENABLE” -to fmc_rx_p[2] -entity agi_dp_demo
set_instance_assignment -name HSSI_PARAMETER “rx_ac_couple_enable=ENABLE” -to fmc_rx_n[2] -entity agi_dp_demo
set_instance_assignment -name HSSI_PARAMETER “rx_ac_couple_enable=ENABLE” -to fmc_rx_p[1] -entity agi_dp_demo
set_instance_assignment -name HSSI_PARAMETER “rx_ac_couple_enable=ENABLE” -to fmc_rx_n[1] -entity agi_dp_demo
set_instance_assignment -name HSSI_PARAMETER “rx_ac_couple_enable=ENABLE” -to fmc_rx_p[0] -entity agi_dp_demo
set_instance_assignment -name HSSI_PARAMETER “rx_ac_couple_enable=ENABLE” -to fmc_rx_n[0] -entity agi_dp_demo
set_instance_assignment -name HSSI_PARAMETER “rx_onchip_termination=RX_ONCHIP_TERMINATION_R_2” -to fmc_rx_p[3] -entity agi_dp_demo
set_instance_assignment -name HSSI_PARAMETER “rx_onchip_termination=RX_ONCHIP_TERMINATION_R_2” -to fmc_rx_n[3] -entity agi_dp_demo
set_instance_assignment -name HSSI_PARAMETER “rx_onchip_termination=RX_ONCHIP_TERMINATION_R_2” -to fmc_rx_p[2] -entity agi_dp_demo
set_instance_assignment -name HSSI_PARAMETER “rx_onchip_termination=RX_ONCHIP_TERMINATION_R_2” -to fmc_rx_n[2] -entity agi_dp_demo
set_instance_assignment -name HSSI_PARAMETER “rx_onchip_termination=RX_ONCHIP_TERMINATION_R_2” -to fmc_rx_p[1] -entity agi_dp_demo
set_instance_assignment -name HSSI_PARAMETER “rx_onchip_termination=RX_ONCHIP_TERMINATION_R_2” -to fmc_rx_n[1] -entity agi_dp_demo
set_instance_assignment -name HSSI_PARAMETER “rx_onchip_termination=RX_ONCHIP_TERMINATION_R_2” -to fmc_rx_p[0] -entity agi_dp_demo
set_instance_assignment -name HSSI_PARAMETER “rx_onchip_termination=RX_ONCHIP_TERMINATION_R_2” -to fmc_rx_n[0] -entity agi_dp_demo
set_instance_assignment -name HSSI_PARAMETER “rxeq_dfe_data_tap_1=0” -to fmc_rx_p[3]
set_instance_assignment -name HSSI_PARAMETER “rxeq_dfe_data_tap_1=0” -to fmc_rx_n[3]
set_instance_assignment -name HSSI_PARAMETER “rxeq_dfe_data_tap_1=0” -to fmc_rx_p[2]
set_instance_assignment -name HSSI_PARAMETER “rxeq_dfe_data_tap_1=0” -to fmc_rx_n[2]
set_instance_assignment -name HSSI_PARAMETER “rxeq_dfe_data_tap_1=0” -to fmc_rx_p[1]
set_instance_assignment -name HSSI_PARAMETER “rxeq_dfe_data_tap_1=0” -to fmc_rx_n[1]
set_instance_assignment -name HSSI_PARAMETER “rxeq_dfe_data_tap_1=0” -to fmc_rx_p[0]
set_instance_assignment -name HSSI_PARAMETER “rxeq_dfe_data_tap_1=0” -to fmc_rx_n[0]
set_instance_assignment -name HSSI_PARAMETER “rxeq_hf_boost=0” -to fmc_rx_p[3]
set_instance_assignment -name HSSI_PARAMETER “rxeq_hf_boost=0” -to fmc_rx_n[3]
set_instance_assignment -name HSSI_PARAMETER “rxeq_hf_boost=0” -to fmc_rx_p[2]
set_instance_assignment -name HSSI_PARAMETER “rxeq_hf_boost=0” -to fmc_rx_n[2]
set_instance_assignment -name HSSI_PARAMETER “rxeq_hf_boost=0” -to fmc_rx_p[1]
set_instance_assignment -name HSSI_PARAMETER “rxeq_hf_boost=0” -to fmc_rx_n[1]
set_instance_assignment -name HSSI_PARAMETER “rxeq_hf_boost=0” -to fmc_rx_p[0]
set_instance_assignment -name HSSI_PARAMETER “rxeq_hf_boost=0” -to fmc_rx_n[0]
set_instance_assignment -name HSSI_PARAMETER “rxeq_vga_gain=37” -to fmc_rx_p[3]
set_instance_assignment -name HSSI_PARAMETER “rxeq_vga_gain=37” -to fmc_rx_n[3]
set_instance_assignment -name HSSI_PARAMETER “rxeq_vga_gain=37” -to fmc_rx_p[2]
set_instance_assignment -name HSSI_PARAMETER “rxeq_vga_gain=37” -to fmc_rx_n[2]
set_instance_assignment -name HSSI_PARAMETER “rxeq_vga_gain=37” -to fmc_rx_p[1]
set_instance_assignment -name HSSI_PARAMETER “rxeq_vga_gain=37” -to fmc_rx_n[1]
set_instance_assignment -name HSSI_PARAMETER “rxeq_vga_gain=37” -to fmc_rx_p[0]
set_instance_assignment -name HSSI_PARAMETER “rxeq_vga_gain=37” -to fmc_rx_n[0]
set_instance_assignment -name HSSI_PARAMETER “vsr_mode=VSR_MODE_DISABLE” -to fmc_rx_p[3]
set_instance_assignment -name HSSI_PARAMETER “vsr_mode=VSR_MODE_DISABLE” -to fmc_rx_n[3]
set_instance_assignment -name HSSI_PARAMETER “vsr_mode=VSR_MODE_DISABLE” -to fmc_rx_p[2]
set_instance_assignment -name HSSI_PARAMETER “vsr_mode=VSR_MODE_DISABLE” -to fmc_rx_n[2]
set_instance_assignment -name HSSI_PARAMETER “vsr_mode=VSR_MODE_DISABLE” -to fmc_rx_p[1]
set_instance_assignment -name HSSI_PARAMETER “vsr_mode=VSR_MODE_DISABLE” -to fmc_rx_n[1]
set_instance_assignment -name HSSI_PARAMETER “vsr_mode=VSR_MODE_DISABLE” -to fmc_rx_p[0]
set_instance_assignment -name HSSI_PARAMETER “vsr_mode=VSR_MODE_DISABLE” -to fmc_rx_n[0]
从 Quartus® Prime Pro Edition 软件 24.1 版开始，该问题已得到修复。
这篇关于【INTEL（ALTERA）】为什么 F-Tile DisplayPort FPGA IP 设计示例无法通过高比特率 3 （HBR3） 的 RX 链路调训？的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！
