[技术讨论]MLCC电容为什么要靠近电源引脚

本文主要是介绍[技术讨论]MLCC电容为什么要靠近电源引脚，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！

做硬件设计的时候，无论的电源芯片还是单片机芯片，有经验的工程师都会放一两个MLCC电容，基本是100nF+10nF的电容组合，紧紧的靠近芯片电源引脚。

这样做了会改善电源纹波，至于原因，一般给出的结论都是，陶瓷电容越靠近芯片引脚，去耦半径就越好，对滤波高频噪声就越有效果。用电解电容靠近芯片引脚反而没多大用。至于去耦半径这个词，有些高大上：当芯片对电流的需求发生变化时，会在电源平面的一个很小的局部区域内产生电压扰动，电容要补偿这一电流（或电压），就必须先感知到这个电压扰动。电容能感知最大距离的电流/电压扰动，就称为去耦半径。这是查资料找到的说法，看完还是不太理解，所以就通过做实验来说明，MLCC电容靠近还是远离电源芯片引脚到底有多大影响。

这种紧贴芯片引脚的电容称为退藕电容，与之对应的就是耦合电容（couple cap）。退藕电容从名字上可以理解为，将不需要耦合的信号去除掉。可以用仿真来观察电容对电源电压的影响。

做了以下四个仿真测试实验，驱动信号控制反相器不停的翻转，接一个100K的负载，基本是很小的电流，这个时候基本是接近轻载。那么在这个负载影响下，电源是不是有电压波动。

仿真参数设计电源到反相器X1-X6的走线有寄生电感10nF和走线阻抗10mΩ，在这里用到的电容电感都是用的仿真软件提供的实际器件模型，在不加电容的时候测量，观测到最大和最小值是5.5V到4.7V，Vpp=0.7V

随后在紧靠近芯片电源引脚处放一个MLCC电容，仿真之后，Vdd纹波电压显著降下来了，峰峰值只有Vpp=0.1V。

如果将MLCC电容放在稍微远离电源引脚，仿真之后，Vdd纹波电压又增加了，变为最大和最小值是5.3V到4.8V，Vpp=0.6V

通过三个简单的仿真，可以看出，无论是多么轻载的情况下，由于走线不可避免的寄生电感和等效阻抗的影响。都会造成电源电压的波动。使用MLCC的电容后，就能滤波负载波动过程中，在电源线上产生的高频波动。一般靠近芯片电源引脚的退耦电容可以理解为一个蓄能池，当负载芯片需要高速切换的电流的时候，电容就会迅速的补偿电流引起的电压变化。假设此时芯片引脚没有MLCC电容，这个时候就需要向更远端的电源索取电流，由于距离越远，负载就会在线路上面的寄生电感和等效电阻作用下产生压降甚至电压震荡。这也是为什么电解电容靠近芯片电源引脚，起不到和MLCC同样的作用，这也是由于电解电容的ESR比较大，而铝电解电容的ESL同样也大，所以电解电容同样起不到快速响应高速负载电流切换需求的作用。但是MLCC电容毕竟不是理想电容，也有阻抗曲线变化，所以在设计电路的时候，需要选择MLCC的谐振频率和电路的工作频率接近，这个时候MLCC电容的阻抗最低，在高速电流切变的时候，MLCC电容阻抗产生的噪声电压就会更小，也可以说滤波效果更好。所以随着工作频率的升高，MLCC电容的退耦效果会慢慢变差，这是由于MCLL在高频的时候更趋向于一个电感特性。所以这个时候需要并联更小的电容器，也就是经常看到的100nF+10nF+1nF+0.1pF的MLCC电容组合，这种放置的方式，在DSP高速数字芯片的电源引脚经常会看到这种组合，但是用这种电容组合，需要注意不同容值引起的反谐振问题。如果对电源噪声要求没有那么高，实际也可以不使用这么多电容并联，毕竟加的电容都是钱啊。
---------------------
作者：sinasun
链接：https://bbs.21ic.com/icview-3297232-1-1.html
来源：21ic.com
此文章已获得原创/原创奖标签，著作权归21ic所有，任何人未经允许禁止转载。

这篇关于[技术讨论]MLCC电容为什么要靠近电源引脚的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！