本文主要是介绍CCD驱动之时钟滤波，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！
CCD的正常工作依赖于驱动时钟之间的配合。对于时钟驱动器而言，CCD是容性负载，因此在设计中，很多设计师认为没有必要为CCD的时钟驱动信号设计专门的滤波网络。但是，在有的文献中明确提到了需要针对驱动时钟信号设计专门的滤波网络，以约束驱动时钟的上升下降时间。例如：Roland Reiss等人在其论文“The MUSE Instrument Detector System”中指出“The filter time constants are selected to provide the manufacturer’s recommended clock rise and fall times (Table 1)”，即利用时钟低通滤波网络使驱动时钟的上升时间和下降时间满足CCD器件手册中对驱动时钟的要求。James R. Janesick在“scientific charge-coupled devices”一书中指出如果时钟边沿无限陡，那么CCD将不能工作，处于诸多原因，时钟的上升和下降时间应当越慢越好，例如，如果时钟的下降沿比电荷在相和相之间扩散的快，发生溢出现象，时钟上升沿过快会导致“substrate bounce”，在书中对于三相CCD，时钟滤波网络的时间常数选取为时钟周期的十二分之一。
这篇关于CCD驱动之时钟滤波的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！
