本文主要是介绍【Arm Cortex-X925】 -【第七章】-L1 指令内存系统，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！
7. L1 指令内存系统
Cortex-X925 核心的 L1 指令内存系统负责提取指令和预测分支。它包括 L1 指令缓存和 L1 指令转换后备缓冲区 (TLB)。L1 指令内存系统向解码器提供指令流。为了提高整体性能和降低功耗，L1 指令内存系统采用了动态分支预测和指令缓存技术。
下表显示了 L1 指令内存系统的特点。
注意
L1 指令 TLB 也位于 L1 指令内存系统中。然而，它是内存管理单元 (MMU) 的一部分，详细信息请参见第 6 节 “内存管理”。
7.1 L1 指令缓存行为
L1 指令缓存会在重置时自动失效，除非核心电源模式被初始化为调试恢复（Debug Recovery）模式。
在调试恢复模式下，L1 指令缓存不可用。
如果 L1 指令缓存被禁用，则指令提取无法访问任何指令缓存阵列，除了缓存维护操作可以正常执行。
当 L1 指令缓存被禁用时，所有对可缓存内存的指令提取都被视为非缓存操作。这意味着指令提取可能与其他核心的缓存不一致，软件必须对此予以考虑。
这篇关于【Arm Cortex-X925】 -【第七章】-L1 指令内存系统的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！
