本文主要是介绍时钟分频的几个细节理解，希望对大家解决编程问题提供一定的参考价值，需要的开发者们随着小编来一起学习吧！
时钟分频原理简单。但需要注意几个细节。
- 计数器分频，是基于源时钟div2/4/8/16/32/64。如果基于分频器串联，那么需要定义很多分频时钟，提升sdc时钟定义的复杂性。
- 计数器分频，要注意所有div2/4/8/16/32/64，需要保证同相位。这样才能方便sdc，正确定义分频时钟和源时钟的相位关系。
- 遇到一些设计，采用门控EN，实现时钟分频。
- 这是FPGA设计经验，“在FPGA的设计中，分频时钟和源时钟的skew不容易控制，难以保证分频时钟和源时钟同相。故此推荐采用使用时钟使能的方法”。
- 在asic设计，个人推荐采用计数器分频方式，明确定义好各个时钟频率/相位关系。门控EN分频方式，容易混淆分频时钟和源时钟之间频率关系。
参考：
- http://forum.eepw.com.cn/thread/236499/1
- https://www.cnblogs.com/bixiaopengblog/p/7184080.html
这篇关于时钟分频的几个细节理解的文章就介绍到这儿，希望我们推荐的文章对编程师们有所帮助！
